一．TTL
TTL 集成電路的主要型式為晶體管－晶體管邏輯門（transistor-transistor logic gate），
TTL 大部分都采用 5V 電源。
1.輸出高電平 Uoh 和輸出低電平 Uol
Uoh≥2.4V,Uol≤0.4V
2.輸入高電平和輸入低電平
Uih≥2.0V，Uil≤0.8V
二．CMOS
CMOS 電路是電壓控制器件，輸入電阻極大，對于干擾信號十分敏感，因此不用的輸入端不 應(yīng)開路，接到地或者電源上。CMOS 電路的優(yōu)點是噪聲容限較寬，靜態(tài)功耗很小。
1.輸出高電平 Uoh 和輸出低電平 Uol
Uoh≈VCC，Uol≈GND
2.輸入高電平 Uoh 和輸入低電平 Uol
Uih≥0.7VCC,Uil≤0.2VCC （VCC 為電源電壓，GND 為地）
從上面可以看出:
在同樣 5V 電源電壓情況下，COMS 電路可以直接驅(qū)動 TTL，因為 CMOS 的輸出高電平大于 2.0V,輸出低電平小于 0.8V；而 TTL 電路則不能直接驅(qū)動 CMOS 電路，TTL 的輸出高電平為大于 2.4V， 如果落在 2.4V～3.5V 之間，則 CMOS 電路就不能檢測到高電平，低電平小于 0.4V 滿足要求，所以 在 TTL 電路驅(qū)動 COMS 電路時需要加上拉電阻。如果出現(xiàn)不同電壓電源的情況，也可以通過上面的 方法進行判斷。
如果電路中出現(xiàn) 3.3V 的 COMS 電路去驅(qū)動 5V CMOS 電路的情況，如 3.3V 單片機去驅(qū)動 74HC, 這種情況有以下幾種方法解決，最簡單的就是直接將 74HC 換成 74HCT（74 系列的輸入輸出在下面 有介紹）的芯片，因為 3.3V CMOS 可以直接驅(qū)動 5V 的 TTL 電路；或者加電壓轉(zhuǎn)換芯片；還有就是 把單片機的 I/O 口設(shè)為開漏，然后加上拉電阻到 5V，這種情況下得根據(jù)實際情況調(diào)整電阻的大小， 以保證信號的上升沿時間。
三．74 系列簡介
74 系列可以說是我們平時接觸的最多的芯片，74 系列中分為很多種，而我們平時用得最多的 應(yīng)該是以下幾種：74LS，74HC，74HCT 這三種，這三種系列在電平方面的區(qū)別如下：
輸入電平 輸出電平
74LS TTL 電平 TTL 電平
74HC COMS 電平 COMS 電平
74HCT TTL 電平 COMS 電平
++++++++++++++++++++++++++++++++++++
TTL 和 CMOS 電平
1、TTL 電平(什么是 TTL 電平)：
輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是 3.5V，輸出低電平是 0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是 0.4V。
2、CMOS 電平：
1 邏輯電平電壓接近于電源電壓，0 邏輯電平接近于 0V。而且具有很寬的噪聲容限。
3、電平轉(zhuǎn)換電路：
因為 TTL 和 COMS 的高低電平的值不一樣（ttl 5v<＝＝>cmos 3.3v），所以互相連接時需要 電平的轉(zhuǎn)換：就是用兩個電阻對電平分壓，沒有什么高深的東西。
4、OC 門，即集電極開路門電路，OD 門，即漏極開路門電路，必須外界上拉電阻和電源才能將開關(guān)
電平作為高低電平用。否則它一般只作為開關(guān)大電壓和大電流負載，所以又叫做驅(qū)動門電路。？？
5、TTL 和 COMS 電路比較：
1）TTL 電路是電流控制器件，而 CMOS 電路是電壓控制器件。
2）TTL 電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS 電路的速度慢，傳輸延 遲時間長(25-50ns),但功耗低。COMS 電路本身的功耗與輸入信號的脈沖頻率有關(guān)，頻率越高，芯 片集越熱，這是正?，F(xiàn)象。
3）COMS 電路的鎖定效應(yīng)：
COMS 電路由于輸入太大的電流，內(nèi)部的電流急劇增大，除非切斷電源，電流一直在增 大。這種效應(yīng)就是鎖定效應(yīng)。當產(chǎn)生鎖定效應(yīng)時，COMS 的內(nèi)部電流能達到 40mA 以上，很容易燒毀 芯片。
防御措施：1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規(guī)定電壓。 2）芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的高壓。
3）在 VDD 和外電源之間加限流電阻，即使有大的電流也不讓它進去。 4）當系統(tǒng)由幾個電源分別供電時，開關(guān)要按下列順序：開啟時，先開啟 COMS 路得電源，再開啟輸入信號和負載的電源；關(guān)閉時，先關(guān)閉輸入信號和負載的電源，再關(guān)閉 COMS 電路的電源。
6、COMS 電路的使用注意事項
1）COMS 電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恒定的電平。
2）輸入端接低內(nèi)阻的信號源時，要在輸入端和信號源之間要串聯(lián)限流電阻，使輸入的電流限 制在1mA之內(nèi)。
3）當接長信號傳輸線時，在 COMS 電路端接匹配電阻。 4）當輸入端接大電容時，應(yīng)該在輸入端和電容間接保護電阻。電阻值為 R=V0/1mA.V0 是外界電容上的電壓。
5）COMS 的輸入電流超過 1mA，就有可能燒壞 COMS。
7、TTL 門電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）： 1）懸空時相當于輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。 2）在門電路輸入端串聯(lián) 10K 電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電平。
因為由 TTL 門電路的輸入端負載特性可知，只有在輸入端接的串聯(lián)電阻小于 910 歐 時，它輸入來的低電平信號才能被門電路識別出來，串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電平。這個一定要注意。COMS 門電路就不用考慮這些了。
8、TTL 電路有集電極開路 OC 門，MOS 管也有和集電極對應(yīng)的漏極開路的 OD 門，它的輸出就叫做 開漏輸出。OC 門在截止時有漏電流輸出，那就是漏電流，為什么有漏電流呢？那是因為當三極管 截止的時候，它的基極電流約等于 0，但是并不是真正的為 0，經(jīng)過三極管的集電極的電流也就不 是真正的 0，而是約 0。而這個就是漏電流。
開漏輸出：OC 門的輸出就是開漏輸出；OD 門的輸出也是開漏輸出。它可以吸收很大的電流， 但是不能向外輸出電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。 OD 門一般作為輸出緩沖/驅(qū)動器、電平轉(zhuǎn)換器以及滿足吸收大負載電流的需要。
9、什么叫做圖騰柱，它與開漏電路有什么區(qū)別？
TTL 集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒有的叫做 OC 門。因為TTL就是一個三極管，圖騰柱也就是兩個三級管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MA？
CMOS 器件不用的輸入端必須連到高電平或低電平, 這是因為 CMOS 是高輸入阻抗器件, 理想 狀態(tài)是沒有輸入電流的. 如果不用的輸入引腳懸空, 很容易感應(yīng)到干擾信號, 影響芯片的邏輯運 行, 甚至靜電積累永久性的擊穿這個輸入端, 造成芯片失效.
另外, 只有4000系列的 CMOS 器件可以工作在 15 伏電源下, 74HC, 74HCT 等都只能工作在 5 伏電源下, 現(xiàn)在已經(jīng)有工作在 3 伏和 2.5 伏電源下的 CMOS 邏輯電路芯片了.
CMOS電平和TTL電平:
CMOS邏輯電平范圍比較大，范圍在 3～15V，比如 4000 系列當 5V 供電時，輸出在 4.6 以上為 高電平，輸出在 0.05V 以下為低電平。輸入在 3.5V 以上為高電平，輸入在 1.5V 以下為低電平。
而對于 TTL 芯片，供電范圍在 0～5V，常見都是 5V，如 74 系列 5V 供電，輸出在 2.7V 以上為 高電平，輸出在 0.5V 以下為低電平，輸入在 2V 以上為高電平，在 0.8V 以下為低電平。因此，CMOS 電路與 TTL 電路就有一個電平轉(zhuǎn)換的問題，使兩者電平域值能匹配。
有關(guān)邏輯電平的一些概念 ： 要了解邏輯電平的內(nèi)容，首先要知道以下幾個概念的含義：
1：輸入高電平（Vih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高于 Vih 時，則認為輸入電平為高電平。
2：輸入低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低于 Vil 時，則認為輸入電平為低電平。
3：輸出高電平（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電 平時的電平值都必須大于此 Voh。
4：輸出低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電 平時的電平值都必須小于此 Vol。
5： 閥值電平(Vt)：數(shù)字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻轉(zhuǎn)動作時的電平。 它是一個界于 Vil、Vih 之間的電壓值，對于 CMOS 電路的閾值電平，基本上是二分之一的電源電壓 值，但要保證穩(wěn)定的輸 出，則必須要求輸入高電平> Vih，輸入低電平<Vil，而如果輸入電平在 閾值上下，也就是 Vil～Vih 這個區(qū)域，電路的輸出會處于不穩(wěn)定狀態(tài)。
對于一般的邏輯電平，以上參數(shù)的關(guān)系如下：
Voh > Vih > Vt > Vil > Vol 6：Ioh：邏輯門輸出為高電平時的負載電流（為拉電流）。 7：Iol：邏輯門輸出為低電平時的負載電流（為灌電流）。 8：Iih：邏輯門輸入為高電平時的電流（為灌電流）。 9：Iil：邏輯門輸入為低電平時的電流（為拉電流）。
門電路輸出極在集成單元內(nèi)不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路 門。開路的 TTL、CMOS、ECL 門分別稱為集電極開路（OC）、漏極開路（OD）、發(fā)射極開路（OE）， 使用時應(yīng)審查是否接上拉電阻（OC、OD 門）或下拉電阻（OE 門），以及電阻阻值是否合適。對于
集電極開路（OC）門，其上拉電阻阻值 RL 應(yīng)滿足下面條件：
（1）：RL < （VCC－Voh）/（n*Ioh＋m*Iih） （2）：RL > （VCC－Vol）/（Iol＋m*Iil）
其中 n：線與的開路門數(shù)；m：被驅(qū)動的輸入端數(shù)。 10：常用的邏輯電平
?邏輯電平：有 TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS 等。
?其中 TTL 和 CMOS 的邏輯電平按典型電壓可分為四類：5V 系列（5V TTL 和 5V CMOS）、3.3V 系列，
2.5V 系列和 1.8V 系列。
?5V TTL 和 5V CMOS 邏輯電平是通用的邏輯電平。
?3.3V 及以下的邏輯電平被稱為低電壓邏輯電平，常用的為 LVTTL 電平。 ?低電壓的邏輯電平還有 2.5V 和 1.8V 兩種。
?ECL/PECL 和 LVDS 是差分輸入輸出。
?RS-422/485 和 RS-232 是串口的接口標準，RS-422/485 是差分輸入輸出，RS-232 是單端輸入輸 出。
OC 門，又稱集電極開路（漏極開路）與非門門電路，Open Collector（Open Drain）。
為什么引入 OC 門？
實際使用中,有時需要兩個或兩個以上與非門的輸出端連接在同一條導(dǎo)線上，將這些與非 門上的數(shù)據(jù)（狀態(tài)電平）用同一條導(dǎo)線輸送出去。因此，需要一種新的與非門電路--OC 門來實現(xiàn) “線與邏輯”。
OC 門主要用于 3 個方面：
1、實現(xiàn)與或非邏輯，用做電平轉(zhuǎn)換，用做驅(qū)動器？？。由于 OC 門電路的輸出管的集電極懸空，使
用時需外接一個上拉電阻 Rp 到電源 VCC。OC 門使用上拉電阻以輸出高電平，此外為了加大輸出引 腳的驅(qū)動能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應(yīng)當足夠大；從確 保足夠的驅(qū)動電流考慮應(yīng)當足夠小。
2、線與邏輯，即兩個輸出端（包括兩個以上）直接互連就可以實現(xiàn)“AND”的邏輯功能。在總線傳 輸?shù)葘嶋H應(yīng)用中需要多個門的輸出端并聯(lián)連接使用，而一般 TTL 門輸出端并不能直接并接使用，否 則這些門的輸出管之間由于低阻抗形成很大的短路電流（灌電流），而燒壞器件。在硬件上，可用 OC 門或三態(tài)門（ST 門）來實現(xiàn)。 用 OC 門實現(xiàn)線與，應(yīng)同時在輸出端口應(yīng)加一個上拉電阻。
3、三態(tài)門（ST 門）主要用在應(yīng)用于多個門輸出共享數(shù)據(jù)總線，為避免多個門輸出同時占用數(shù)據(jù)總 線，這些門的使能信號（EN）中只允許有一個為有效電平（如高電平），由于三態(tài)門的輸出是推拉 式的低阻輸出，且不需接上拉（負載）電阻，所以開關(guān)速度比 OC 門快，常用三態(tài)門作為輸出緩沖 器。
什么是 OC、OD？
集電極開路門(集電極開路 OC 或漏極開路 OD)
Open-Drain 是漏極開路輸出的意思，相當于集電極開路(Open-Collector)輸出，即 TTL 中的集電極開路（OC）輸出。一般用于線或、線與，也有的用于電流驅(qū)動。
Open-Drain 是對 MOS 管而言，Open-Collector 是對雙極型管而言，在用法上沒啥區(qū)別。 開漏形式的電路有以下幾個特點：
a. 利用外部電路的驅(qū)動能力，減少 IC 內(nèi)部的驅(qū)動。 或驅(qū)動比芯片電源電壓高的負載. b.可以將多個開漏輸出的 Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的
情況下，形成“與邏輯”關(guān)系。這也是 I2C，SMBus 等總線判斷總線占用狀態(tài)的原理。如果作為圖 騰輸出必須接上拉電阻。接容性負載時，下降延是芯片內(nèi)的晶體管，是有源驅(qū)動，速度較快；上升 延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負載電阻的選擇要 兼顧功耗和速度。
c. 可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供 TTL/CMOS 電平輸出等。
d. 開漏 Pin 不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同 電平的器件，匹配電平用的。
正常的 CMOS 輸出級是上、下兩個管子，把上面的管子去掉就是 OPEN-DRAIN 了。這種輸出的 主要目的有兩個：電平轉(zhuǎn)換和線與。
由于漏級開路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。 這樣你就可以進行任意電平的轉(zhuǎn)換了。
線與功能主要用于有多個電路對同一信號進行拉低操作的場合，如果本電路不想拉低，就輸 出高電平，因為 OPEN-DRAIN 上面的管子被拿掉，高電平是靠外接的上拉電阻實現(xiàn)的。（而正常的 CMOS 輸出級，如果出現(xiàn)一個輸出為高另外一個為低時，等于電源短路。）
OPEN-DRAIN 提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為上升 沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大；反之延時大功 耗小。所以如果對延時有要求，則建議用下降沿輸出。
